

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01197722 A

(43) Date of publication of application: 09.08.89

(51) Int. CI

G02F 1/133 G02F 1/133 G09G 3/36 H01L 27/12

(21) Application number: 63021960

(22) Date of filing: 03.02.88

(71) Applicant: HITACHI LTD

(72) Inventor:

KANEKO YOSHIYUKI TSUKADA TOSHIHISA


## (54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD

### (57) Abstract:

PURPOSE: To surely hold signals and, at the same time, to prevent deterioration of the resistance of liquid crystal by eliminating gate pulse leakage at the time of driving in such a way that a dummy gate line is provided and additional capacities are formed to the picture element electrodes of all picture elements.

CONSTITUTION: Part of the picture element electrodes accompanied with a thin-film transistor TET 3 overlaps with part of the gate line 1 of the next stage through an insulating film. Moreover, the picture element electrodes of the final stage overlap with a dummy gate line 8 and are provided with additional capacities 6. Synchronously to the gate pulse which drives the abovementioned TET 3, pulses of the opposite polarity and an AC waveform are respectively impressed upon the next-stage gate line 1 or dummy gate line 8 and a data line 2. The potential of counter electrodes 4 is set at the center potential or in the vicinity of the center potential of the AC waveform. When the additional capacities are set to  $(V_1 \times V_2) \times C$ , leakage of the gate pulse is reduced and signals are surely held. At the same time, deterioration of the resistance of the liquid crystal is prevented. The  $V_1$  and  $V_2$  respectively represent amplitudes of the gate pulse and gate pulse of the opposite polarity and the C is the potential between the gate and source of the TET 3.

COPYRIGHT: (C)1989,JPO&Japio



# Japanese Publication for Unexamined Patent Application No. 197722/1989 (Tokukaihei 1-197722)

## A. Relevance of the Above-identified Document

This document has relevance to  $\underline{\text{Claims 1, and 11}}$  of the present application.

## B. Translation of the Relevant Passages of the Document

[EMBODIMENT]

FIRST EMBODIMENT

An embodiment of the present invention is explained below.

Figure 1 is an equivalent circuit diagram of a whole TFT matrix array of the present embodiment. Figures 5(a) and 5(b) are respectively a plan view schematically illustrating a liquid crystal display apparatus of the present embodiment, and a cross-sectional view taken on line A-A' of Figure 5(a). To begin with, a manufacturing process of the liquid crystal display apparatus of the present embodiment is described referring to Figures 5. A gate line 1 and a dummy line 12 are formed on an insulating substrate 51. Then, a SiN film 52 is deposited on top of that so as to be a gate insulating film. On top of that, a non-crystalline silicon film 53 is deposited, and then

patterned. Thereby, a TFT 3 is formed. 2 is a data line  $y_j$ . 54 is a source electrode, which is connected to a display electrode 55. 6 is an additional capacitor, which is formed by overlapping the display electrode 55 with the gate line or the dummy line 12, which is adjacent to the display electrode 55. The TFT matrix array has a surface that is covered with a SiN film 56, totally but except its necessary parts such as terminal sections. Alignment layers 58 are formed on the thus arranged TFT substrate and on a glass substrate 57 on which an opposite electrode 5 made of a transparent Thereafter, the conductive film is formed. substrate and the glass substrate 57 are faced to each other. Then, liquid crystal 59 is sealed in between them, thereby accomplishing a display apparatus.

Next, the whole TFT matrix array of the present embodiment is explained with reference to Figure 1. It has a pixel number of 240  $\times$  480. It has a gate line number of 241, including one line of a dummy date line. As shown in the figure, one end of the additional capacitor 6 of the pixel that is driven by a gate line  $x_i$  is connected to a next gate line  $x_{i+1}$ . However, where i=240, it is connected to the dummy gate line.

Shown in Figure 6 is a driving waveform of the liquid crystal display apparatus of the present

embodiment. Here, a conventional driving waveform is applied onto the present invention having the dummy gate line. A voltage leakage  $c_{gs}$  into a pixel section due to a parasitic capacity  $c_{gs}$  between a gate and a source is about - 6 V when a pixel capacity, which includes the parasitic capacitor and an additional capacity  $c_{add}$ , is equal to 0.36 pF. When a  $C_{add} = 1.8$  pF is provided, the parasitic capacity  $c_{gs}$  is reduced to - 1.3 V with respect to all the pixels on the screen. This reduces deterioration in resistance of liquid crystal in the pixel section, thereby improving image quality.

Note that, with respect to the driving waveform, as long as the pixels on the last stage and the dummy gate line function as additional capacitors, V ( $x_{241}$ ) may have no gate pulse waveform, and may be a constant voltage, provided that it is not potential-necessary-floating. For example, it may be simply equal to a potential of an opposite electrode.

In the present embodiment, a number of the dummy gate line may be plural, not limited to one. A size of a matrix is not limited to this. The gate insulating film and the surface protecting film are not limited to SiN.

SECOND EMBODIMENT

A second embodiment of the present invention is explained, referring to Figure 7. The present invention, which has an utterly identical manufacturing process to that of the first embodiment, characterized in that a dummy line is provided on an upper part of a screen. It has such a basic arrangement that additional capacitor is formed between an electrodes and a foregoing gate line. As to driving, driving similar to that of the first embodiment also improves its image quality.

Although the first and second embodiments discuss the cases where the additional capacitor is formed between the display electrodes and the next gate line or the foregoing gate line, the present invention is not limited this. Needless to say, it is effective that the additional capacitor is formed between the display electrodes and a gate line next to one or that forgoes the forgoing gate line.

## THIRD EMBODIMENT

As a third embodiment of the present invention, discussed here is a driving method that is more effective for improving the image quality in the liquid crystal display apparatus of the first embodiment. Figure 8(a) is an equivalent circuit diagram for one pixel, while Figure 8(b) is a timing chart for voltages

 $V(x_i)$  and  $V(x_{i+1})$ , which are respectively applied on two gate lines  $(x_i)$  and  $(x_{i+1})$  shown in the equivalent circuit. Those voltages are characterized in that a pulse having opposite polarity with respect to a gate pulse is applied onto a next gate line or a dummy line, synchronously to application of a gate pulse for driving a TFT. The use of the voltages further reduces voltage leakage, compared with the first embodiment.

 $\Delta V_3$  and  $\Delta V_4$ , which are voltages respectively where t=t3 and where t=t4 in Figure 8(b), are represented respectively as:

$$\Delta V_3 = -(C_{gs}/C) \cdot V_1 + (C_{add}/C) \cdot (V_1 + V_2),$$
  
$$\Delta V_4 = -(C_{add}/C) \cdot V_1,$$

Where  $c = C_{gs} + C_{px}$ .

Because a sum  $\Delta V$  of leakage voltage applied onto pixel electrodes is represented as  $\Delta V_3$  +  $\Delta V_4$ :

$$\Delta V = \Delta V_3 + \Delta V_4$$
$$= -(c_{qs}/c) V_1 + (c_{add}/c) V_2.$$

In case  $c_{\text{add}}$  is not zero, and  $V_2$  is not zero, it is possible to further reduce the leakage voltage, compared with the first embodiment. Especially, when

 $C_{add} = (V_1/V_2) \cdot C_{gs}$  is satisfied, it is possible to reduce the leakage voltage to zero.

Note that the waveform to be added to the dummy line may be composed only of a supplemental pulse  $V_2$ , but need not have a pulse  $V_1$  that turns on the TFT.

According to the present embodiment, it is possible to realize driving that makes a direct current voltage completely zero, with respect to all the pixels on the screen. This significantly improves the image quality.

Moreover, a panel having the arrangement of the second embodiment may be driven in a similar manner to the driving of the present embodiment. However, it is possible to realize more preferable driving in which an effect of crosstalk is small, when the additional capacitor  $C_{\text{add}}$  is formed with the next gate.

#### 平1-197722 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)8月9日

G 02 F 1/133 3 2 7 3 3 2

7370-2H

G 09 G H 01 L 3/36 27/12 8708-2H

8621-5C A-7514-5F審査爵求 未謂求 請求項の数 5 (全6頁)

50発明の名称

液晶表示装置およびその駆動方法

印特 頭 昭63-21960

20出 頭 昭63(1988)2月3日

明 者 子 四雅 金

Z 好

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発 聑 奢 塓 H 傪 久 東京都岡分寺市東恋ケ第1丁目280番地 株式会社日立製

作所中央研究所内

株式会社日立製作所 包出 顕 人

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 外1名

1. 発明の名称

維品表示装置およびその駆動方法

- 2. 特許額求の範囲
  - 1。複数個のデータ線とこれに直交する複数個の ゲート旗を囲え、その各交点に沸膜トランジス タを形成した基板と、全面透明導電体を形成し た鳩板を有し、上記寅基板間に液晶を封入した 被品投示装置において、上記辞襲トランジスタ に付施した調業電板の一部が絶縁膜を介して次 段のゲート編の一部と覚煙し、最後段の頭滑電 様はダミーゲート線の一部と重量していること を特徴とする被品表示發質。
  - 2. 特許請求の範頭第1項において、上記符膜ト ランジスタを駆動するゲートパルスに昇期して、 上記次段のゲート級あるいはダミーゲート様に 上記ゲートパルスと逆極性のパルスを印加する 手段、上記データ株に交流放形を印加する手段、 および上記交流波形の中心低位もしくはその近 併に上記封向電框の電位を設定する手段を有す

ることを特徴とする被品表示装置。

3. 特許請求の範囲第2項において、上記画楽器 極と上記次段のゲート線あるいはダミーゲート の重要によって形成される節電容量caddの 値と、上記ゲートパルスの観報 v1と、上記逆 極性のパルス振暢vュおよび辞膜トランジスタ のゲート・ソース間容量oggの値が、

c a.d a = (v1 · v2) · c # 8

なる関係を調配することを特徴とする液晶表示 % Pf . .

4.複数偶のデータ線とこれに直交する複数質の ゲート娘を做え、その各交点に稗段トランジス タを形成した抗板と、金面透明導電体を形成し た城板を有し、上記両城板間に被品を封入した 波晶表示装置の駆動方法において、上記部膜ト ランジスタに付随した耐滞電視の一部が絶縁腿 を介して次段のゲート線の一部と重視し、最後 及の両来は極はダミーゲート線の一部と意味し

ており、上記神殿トランジスタを駆動するゲートパルスに同期して上紀次度のゲート線には上記ゲートパルスと逆標性のパルスを印加し、かつ上記データ線には交流波形を印加し、かつ該交流波形の中心電位もしくはその近傍に上記対向電極の電位を設定することを特徴とする液晶表示装置の駆動方法。

5. 特許請求の範囲第4項において、上記面兼電 極と上記算後するゲート線の重叠によって形成 される付加容量 c a d d の値と、上記ゲートパ ルスの観響 v i と、上記途極性のパルス級幅 v a および上記釋膜トランジスタのゲート・ソース 間容量 c a a の値が

cadda (v1. v2).ces

なる関係を満足することを特徴とする液晶表示 装置の駆動方法。

3. 発明の詳細な説明 〔産業上の利用分野〕

> ・イー・イー。トランザクション・オン エレク トロン デバイセズ。イーディー20。

(1973年) 第995頁から第1001頁 (IBBE, Trans.Electron Devices, ED -20 (1973) pp. 9.95-1001) に記 扱されるものが簡便であり、頻繁に用いられてい る。この方法は第3回の一面濃部の等価回路に示 すように、付加容量6を跨按するゲート線と表示 電磁の両に形成するものであり、通常、作製プロ セスの変更をせずに実現できるという特長を有し ている。

TPTマトリクスアレイにむいては、併せて駆動上の利点がある。これは、例えば特開解59-119390号公報に記されているように、
TPTのゲート・ソース等生容量 c s s 7 に 起因するゲートパルスの表示がへの電圧離れ込みを 放置する 方式である。 実際この電圧離れ込みを 放置すると 液晶層への直送電圧印加が引き起こされ、 被品の抵抗が劣化してしまう。この対策として上

さらに上記方法による付加容量を具備する

本発明はアクティブマトリクス型液晶表示装置およびその原動方法に係り、特に高額質を得るのに 好適な被晶表示装置およびその駆動方法に関する。 (従来の技術)

ところでTFTがオフとなり画像情報が画楽部に保持される期間中に、液晶層の自己放電あるいはTFTのリーク電池が原因で画像信号根なわれてしまうという問題が生じる。この問題の対策としては、各両海に付加容量を設けるのが一般的である。付加容量の投資方法としては、アイ・イー

配TPTにゲート線を通じてゲートパルスが印かされる時に、上記方法による付加容量を通じて逆 様性のパルスを印加すれば上記の直流電圧の印加 を阻止することが可能となる。

[発明が解決しようとする課題]

本発明の目的は、調面上の全画剤に付加容量を 設置することを可能とし、液晶層に印加される就 流電圧成分を原理的に非にまで低減し、それによ って 画質を 大幅に 改善することのできる 被 晶 表 示 装 図 および その 駆動方 法 を 提供する ことに ある。 ( 課題 を 解決する ための 手段)

## (作用)

本発明により新たに設けられたダミーゲート線は、従来付加容量の設置されなかった西海の表示
思極との間に、従来と全く同様な方法で付加容量
形成を可做とし、従って質面上の全面素において、

は12との重点により形成されている。TFTマトリクスアレイの表面は、媚子部等必要な部分を除いて全面をSiN膜56で被覆される。以上のように構成されるTFT基板と、透明導電膜からなる対向電極5を形成したガラス基板57とに配向膜58を設けた後に向いあわせて、その間に被品59を對入して表示装置が完成する。

水に第1図により本実施例によるTFTマトリクスアレイ全体を説明する。面表数は240×480である。ゲート線数はダミーゲート線1本を含む241本である。同図に示されるように、ゲート線×1で駆動される関素の付加容量6の一端は次段のゲート線×1・1に接続される。ただし
1=240のときはダミーゲート線に接続される。

上述のoggの存在によるゲートパルス離れ込み 分を打ち消す駆動が可能になるので、信号保持を 確保すると同時に、液晶の抵抗劣化を妨止するこ とができる。

## (突旋例)

突旋倒1.

以下本発明の一実施例を説明する。

第1回は、本実施例によるTFTマトリクスアレイ全体の労働回路関であり、第5回(a)・

(b) はそれぞれ本実施例の液晶表示数型の要部を示す平面図およびそのAA、新面図である。まず第5 図により本実施例の液晶表示数型のその製造工程に従って説明する。絶縁性抗板51上にゲート総縁説となるS1N膜52を増積し、この上に非品質シリコン膜53を増積、パターニング・トの非品質シリコン膜53を増積、パターニング・センース電気であり、ソース電気54は表示電極55に換線されている。6は付加容量部であり、表示電極55と脚接するゲート線あるいはダミー

量は - 6 V程度であったのが o a d d = 1.8 p P を設けると - 1.3 V まで低減することが関節上の全国者について達成できるので調素部被品の抵抗劣化を低減することができ国費を向上することができる。

なおこの駆動液形においては最後段の両素とダミーゲート線が付加容量の働きをするのみで良いので、 v (x sai) はゲートパルス液形でなくても良く電位要浮遊でなければ一定の電位であっても良い。例えば簡単には対電電電位と等しくしておいても良い。

本実施例においてダミーゲート線の本数は1本 に限らず複数本でもよい。マトリクスの大きさは これに限らない。ゲート絶縁膜及び表面保護説に ついてもSiNに限るものではない。

爽施例2.

本発明の被易表示装置の第2の実施例を第7回を用いて説明する。被易表示装置の製造工程は実施例1と全く同様であるが、本実施例では、ダミー線を耐崩の上部に有することに特徴がある。基

本橋成は付加容量を電極と前段のゲート線の間に 形成するものである。駆動においても実施例1と 阿様の駆動を行なえば両費向上の効果がある。

上記実施例1, 実施例2においては、付加容量を表示電極と次級あるいは前段のゲート線の週に形成する場合を扱ったが、本発明はこれに限らず、次々段、前々段あるいはそれ以上離れたゲート線との間に付加容量を形成しても有効であることは分うまでもない。

奖旗例3.

本発明の第3の表施例として、上記実施例1により効果の ある駆動方法を説明する。第8回(a)は一国済 分の等価関略図であり、第8回(b)はその等価 国際に示された2本のゲート線×1,×1+1の多 中印加される選圧×(×1),×(×1+1)の単 イミングチャートを示したものである。この間印 の特徴は、エドエを駆動するゲートがルスが印 されるのに同期して、次段のゲート線あるいはダ ミー線にゲートハルスとは逆極性のパルスを印加

ることができる。特に $c_{B,d,d}=(\frac{--}{--})\cdot c_{B,B}$ を調たすようにすると恐れ込み程圧を考とすることができる。

なおダミー線に加える放形はTFTをオンさせるパルスマュを加える必要はなく、掲載パルスマュのみから成り立っていても良い。

本実施例によれば、調面上の全選素について、 直流電圧分を完全に掌とする駆動が実現できるの で、調費向上に大きな効果がある。

また実施例2の構成によるパネルにも本実施例と関係の駆動を行うことができるが、付加容量 a a a e を改改のゲート線とで形成した力がクロストークの影響も小さくより望しい駆動を実現できる。

### (発明の効果)

本発明によれば、新たに設けられたダミーゲート線を用いることにより、従来では付加容量の設 性されなかった画素にもその付加容量を形成する ことができ、従って、画面上の全画素において、 ゲートパルス編れ込みを打消す窓動が可能になる。 する点にある。この電圧を用いると上記実施例 1 に述べられたよりも更に一層の電圧離れ込みの低 減を達成できる。

第8図(b)のt=t₃およびt。における他圧 凝れ込みAv₃、Av▲はそれぞれ

$$\Delta v_3 = -(c_{add/c}) \cdot v_1 + (c_{add/c}) \cdot (v_1 + v_3)$$
  
 $\Delta v_4 = -(c_{add/c}) \cdot v_1$ 

で汲わされる。

ここでのコロョョナロアエである。

調謝電機に印加されるもれ込み程圧の認和 A v は、A v ュ + A v 4 で表わされるので、

 $\Delta v = \Delta v_3 + \Delta v_4$ 

$$=-\left(\frac{c}{c \cdot a \cdot a}\right) v_1 + \left(\frac{c}{c \cdot a \cdot c \cdot a}\right) v_2$$


となる。 c a a a キ O , v a キ O の場合は上記実施例1の場合に比べ更に漏れ込み電圧を小さくす


その結果、信号保持を確実にし、かつ被品の抵抗 劣化を助ぎ、高両質の被易表示裝置を実現がきる という効果がある。


### 4. 図面の簡単な説明


第1図は本発明の一実施例を説明するための图、第2図は従来のTFTマトリクスアレイの等価回路 別、第3回は第2回のTFTマトリクスアレイの の西 選部の 等価 国際 第4回は 従来技術 による 付加 容量を有する TFTマトリクスアレイ の 等価 日本 を有する TFTマトリクスアレイ の 等価 国際 大変 の 一変 施 例 による 液 説 別の 平面 図 な よび 新 可 面 と 数 最 別 の を 説 例 で 即 な よび 第8回は 本 発 明 の 他 の 実 施 例 で の の で ある。

1 … ゲート線、2 … データ線、3 … TFT、4 … 対向電極、5 … 液晶容量、6 … 付加容量、7 … ゲート・ソース間寄生容量、8 … ダミー線、5 1 , 5 7 … ガラス基板。5 2 … ゲート組織数、5 3 … 非晶質シリコン酸、5 4 … ソース電信55 … 表示電極、5 6 … 表面保護膜、5 8 … 配向









## 特開平1-197722(6)

